|
DSP/FPGA專業(yè)工程師紹：
鑒于電子信息技術(shù)高速發(fā)展和廣泛應用的今天，為了填補嵌入式軟硬件開發(fā)人才的奇缺，環(huán)球教育網(wǎng)嵌入式技術(shù)培訓部與合眾達國際大學部合作,背靠美國德州儀器公司(TI)及美國賽靈斯(Xilinx)，邀請TI及Xilinx中國技術(shù)中心長期從事高校教學并具有豐富研發(fā)經(jīng)驗的教授以及研究生導師授課,在上海首次分別舉辦DSP（數(shù)字信號處理）和FPGA（現(xiàn)場可編程序邏輯器件）培訓班。
培訓目標：
本培訓課程旨在幫助學員進行DSP/FPGA的系統(tǒng)學習，執(zhí)行交通大學標準教學流程,以工程實踐為例，講授業(yè)界最優(yōu)秀的集成環(huán)境，最簡潔的開發(fā)流程，理論聯(lián)系實際配合TI以及Xilinx等公司提供的開發(fā)平臺，系統(tǒng)的開設實驗，培養(yǎng)學員熟練掌握和使用數(shù)字系統(tǒng)開發(fā)工具、開發(fā)流程，能夠獨立解決開發(fā)中的常見問題,培養(yǎng)出真正意義上的開發(fā)工程師。
報名要求：
1、DSP/FPGA系統(tǒng)的軟件和硬件開發(fā)工程師：電子類專業(yè)的中等學歷以及大專院校學生
2、學員應具備：學習過數(shù)字電路,模擬電路,信號處理原理
課程安排:
課程一：DSP（數(shù)字信號處理）
每周日全天，上午9：00—下午17：00；課程為兩個月，8周
培訓費用：5800元（包含理論課和實驗課）
課程二：FPGA（現(xiàn)場可編程序邏輯器件）
每周六全天，上午9：00—下午17：00；課程為兩個月，8周
培訓費用：5500元（包含理論課和實驗課）
上課地點：上海市徐匯區(qū)漕溪路165號6樓機房
學院享受優(yōu)惠
1、學員可以憑聽課證，按照高校實驗室優(yōu)惠價，限量購買TI、Xilinx以及SEED合眾達開發(fā)套件。
2、學員如有開發(fā)項目需要，可以得到合眾達技術(shù)支持，包括選型指導，免費樣片，研發(fā)技術(shù)支持等全面技術(shù)支持。
3、學員會定期收到研討會通知，參加各類SEED、TI、Xilinx研討會以及技術(shù)講座。
課程內(nèi)容：
單片機與CPLD/FPGA技術(shù)的課程內(nèi)容（80課時）
嵌入式系統(tǒng)概述
AT89S51單片機的硬件結(jié)構(gòu)
指令系統(tǒng)及匯編程序設計
單片機內(nèi)部資源及應用
CPLD/FPGA的組成結(jié)構(gòu)與應用
AT89S51單片機系統(tǒng)資源擴展
單片機硬件軟件綜合系統(tǒng)開發(fā)
基于Quartus II的CPLD/FPGA數(shù)字系統(tǒng)設計
SeaMCU綜合實驗系統(tǒng)開發(fā)
電子時鐘系統(tǒng)設計
計算器系統(tǒng)設計
單片機與FPGA之間的通信
能力拓展
硬件系統(tǒng)設計經(jīng)驗談
軟件系統(tǒng)設計經(jīng)驗談
----------------------------------------------------------
可編程邏輯器件及描述語言EDA（FPGA/CPLD）
由IDETCO編寫,北京航空航天大學出版社出版及清華大學出版社出版的IDETCO訓練營指定教材，使用IDETCO編寫的《Sea
Chicago8.0學習開發(fā)器使用手冊》。
★EDA概述；
★EDA電路基礎及工作原理；
★QUARTUS的安裝與使用；
★ISE的安裝
★VHDL語言編程基礎`；
★VHDL語言程序設計
★VHDL語言程序設計
★led矩陣的程序設計
★時序分析；
★交通燈的邏輯分析與設計
★電子鐘的分析與設計；
★時鐘產(chǎn)生模塊
★控制邏輯模塊
★計時模塊
★數(shù)據(jù)譯碼模塊
★顯示控制模塊
★cpld部分的程序設計；
★ISE的使用方法；
★KS0066的結(jié)構(gòu)特點；
★ KS0066與MPU接口信號與時序
★KS0066的內(nèi)部結(jié)構(gòu)
★KS0066的指令詳解
★KS0066與MPU接口時序
★LCD系統(tǒng)初試化流程
★LCD接口的設計與實現(xiàn)
★字符型LCD的應用
----------------------------------------------------------
DSP（數(shù)字信號處理）課程內(nèi)容
授課老師介紹：
胡劍凌，工學博士，受聘為上海交通大學電子工程系信號與信息處理系統(tǒng)專業(yè)副教授。主要研究方向為：數(shù)字信號處理，多媒體信號處理，語音編碼，音頻編碼，音頻檢索，圖像檢測/檢索，數(shù)字信號處理系統(tǒng)設計，嵌入式系統(tǒng)設計�，F(xiàn)工作于上海交通大學圖像通信與信息處理研究所、上海交通大學芯片與系統(tǒng)設計中心和上海交通大學與美國德州儀器DSP技術(shù)中心。自1997年以來，作為上海交通大學與TI
DSP技術(shù)中心的主要成員，一直從事DSP系統(tǒng)的研究和設計，并長期承擔TI DSP青年教師培訓。目前承擔上海交通大學電子工程系信號與信息處理專業(yè)兩門學位課程的教學任務：自適應信號處理和數(shù)字信號處理系統(tǒng)設計與實踐，一門選修課程：先進的數(shù)字信號處理技術(shù)與應用。編寫了兩本上海市研究生教學用書：《數(shù)字信號處理系統(tǒng)應用與設計》和《數(shù)字信號處理器開發(fā)實踐》，其中的《數(shù)字信號處理系統(tǒng)應用與設計》一書獲得上海交通大學
2005年優(yōu)秀教材一等獎。翻譯了國外教材一本：《信號與系統(tǒng)》，由機械工業(yè)出版社于2005年出版。目前已發(fā)表各類學術(shù)論文30多篇，作為主要研究人員參加了多項國家和橫向項目，包括：高清晰度電視SoC平臺、中國下一代網(wǎng)絡（CNGI）視頻多媒體點播系統(tǒng)、多路MPEG-4監(jiān)控系統(tǒng)技術(shù)研究、MPEG-2
AAC心理聲學模型的研究、MEPG-2 AAC LC碼流分析器的研究、高質(zhì)量音頻編碼器的研究、語音編解碼庫設計、MP3解碼器的DSP實現(xiàn)等。熟悉目前各種語音和音頻編碼算法，并具有豐富的在DSP系統(tǒng)、嵌入式系統(tǒng)上實現(xiàn)各種語音、音頻等算法的經(jīng)驗。
《數(shù)字信號處理系統(tǒng)設計與實踐》課程教學大綱
一、課程基本信息
1、課程名稱（中/英文）：數(shù)字信號處理系統(tǒng)設計與實踐/Design And Practice Of DSP System
2、學時：48-54
3、先修課程：信號與系統(tǒng)，數(shù)字信號處理，微機原理，數(shù)字電路
4、教材、教學參考書：
《數(shù)字信號處理系統(tǒng)的應用和設計》，胡劍凌、徐盛，上海交通大學出版社，2003；
《數(shù)字信號處理器開發(fā)實踐》，徐盛、胡劍凌，上海交通大學出版社，2003
二、課程性質(zhì)和任務
本課程是一門介紹現(xiàn)代數(shù)字信號處理系統(tǒng)設計和實現(xiàn)的技術(shù)專業(yè)課。《數(shù)字信號處理系統(tǒng)設計與實踐》系統(tǒng)地介紹數(shù)字信號處理系統(tǒng)在系統(tǒng)設計、硬件設計和軟件設計的基本方法、關鍵步驟和實現(xiàn)手段。同時，也將介紹數(shù)字信號處理系統(tǒng)實現(xiàn)方面的最新的技術(shù)，如DSP對操作系統(tǒng)軟件的支持、DSP軟件設計的通用接口規(guī)范以及多核混合的DSP等。該課程歸納總結(jié)出數(shù)字信號處理系統(tǒng)設計的理論，從宏觀的角度分析數(shù)字信號處理系統(tǒng)的組成和性能，而不僅僅局限于某個公司的某類芯片。
本課程的任務是通過教學各個環(huán)節(jié)，運用各種教學手段和方法，使學生掌握數(shù)字信號處理系統(tǒng)設計的基本理論和基本方法；培養(yǎng)和提高學生數(shù)字信號處理系統(tǒng)設計和分析的能力，并通過該課程的學習擴大學生知識面，為今后的研究和技術(shù)工作打下堅實的基礎。
三、教學內(nèi)容和基本要求
1.數(shù)字信號處理系統(tǒng)的組成
掌握數(shù)字信號處理系統(tǒng)的基本組成
掌握軟件和硬件實現(xiàn)的基本方法
掌握數(shù)字信號處理器的硬件特點
2.數(shù)字信號處理器的硬件結(jié)構(gòu)
掌握Haverd結(jié)構(gòu)的基本特點
掌握運算單元的結(jié)構(gòu)和功能
掌握片上外設的工作原理和設置
掌握DSP自舉的工作原理
3.數(shù)字信號處理器的軟件編程
掌握RISC和CISC指令集的特點
了解DSP中特殊指令的應用
掌握DSP軟件優(yōu)化的基本方法
掌握DSP軟件設計的基本流程
4.常見的數(shù)字信號處理器的介紹
熟悉單處理核DSP的結(jié)構(gòu)特點
熟悉VLIW結(jié)構(gòu)DSP的特點
了解多處理核DSP的特點
5.DSP軟件通用接口的規(guī)范
掌握DSP軟件通用接口的必要性和重要性
掌握高級語言（C語言）和匯編語言的混合編程技術(shù)
了解通用接口規(guī)范
6.DSP系統(tǒng)設計
了解DSP與常用外圍設備（存儲器，F(xiàn)IFO，AD/DA等）的接口
了解DSP與計算機總線的接口
了解DSP與其他DSP及MCU的接口
四、實驗（上機）內(nèi)容和基本要求
1．實驗的學時數(shù)為24學時
2．實驗以能力培養(yǎng)為主，不規(guī)定具體的實現(xiàn)手段，只提出實驗設計目標，鍛煉學生獨立分析和解決問題的能力。
3．實驗內(nèi)容：
基礎性實驗包括：集成開發(fā)環(huán)境CCS基礎、數(shù)據(jù)尋址、數(shù)模/模數(shù)接口實驗、UART異步串口通信接口實驗、中斷仿真、程序設計初步、正弦信號發(fā)生器、FIR濾波器的實現(xiàn)、IIR濾波器的實現(xiàn)、快速傅立葉變換（FFT）、濾波器設計。
課程設計實驗采取推薦實驗和自選實驗的方式，鼓勵學生結(jié)合自己學習、科研中的問題，設計相應的實驗題目。
4．通過實驗應使學生掌握數(shù)字信號處理系統(tǒng)設計和開發(fā)的基本過程，提高學生調(diào)試系統(tǒng)的能力，并增強其分析、整理數(shù)據(jù)和撰寫工作報告的能力。
五、對學生能力培養(yǎng)的要求
1．課內(nèi)教學活動：在課內(nèi)教學中側(cè)重于培養(yǎng)學生對基本概念和基本理論的理解，并且闡明其技術(shù)在實際應用中的工程背景以及實現(xiàn)上的工程考慮。
2．課外科技活動和社會實踐等教學活動中能力培養(yǎng)的安排和要求：廣泛閱讀相關文獻，進行計算機仿真研究，使學生具有初步從事科研能力。
------------------------------------------------------------------------------------
FPGA（現(xiàn)場可編程門陣列）課程設計
授課老師介紹：
趙 峰，博士，專業(yè)，電子科學與技術(shù)，上海交通大學FPGA主講教師以及實驗室主講教師，從事教學和科研工作，教過的課程包括《嵌入式系統(tǒng)理論與設計》、《高等計算機系統(tǒng)結(jié)構(gòu)》、《數(shù)字集成電路設計》等；其中《嵌入式系統(tǒng)理論與設計》的教學采用XILINX公司的XUP
BOARD:VII Pro 和Spartan3E。目前的科研方向：基于FPGA的圖像處理算法的軟、硬件協(xié)同設計
曾任：
一、上海銀晨智能識別科技有限公司 DSP開發(fā)部經(jīng)理
1.“基于TMS320C6204的嵌入式人臉識別器”的設計與開發(fā)
“基于TMS320C6204的嵌入式人臉識別器”是銀晨公司的重點項目，2003年4月立項，同年12月原理樣機研制成功。主要負責人。該項目獲“上海市重點高科技新產(chǎn)品”，本人申請一項專利“嵌入式人臉識別器”
2．“基于TMS320DM642的嵌入式人臉識別器”的設計與開發(fā)
“基于TMS320DM642的嵌入式人臉識別器”是銀晨公司的重點預研項目，2004年2月立項，2004年7月底圓滿結(jié)束。該項目負責人。
3.“基于TMS320DM642的AVS壓縮算法的實現(xiàn)方案研究”
從2004年初，開始論證AVS視頻壓縮算法的實現(xiàn)方案，通過在DM642上的實現(xiàn)和性能分析，發(fā)現(xiàn)高清圖像通過單片DM642實現(xiàn)不現(xiàn)實，轉(zhuǎn)而實現(xiàn)了AVS-M(針對QCIF圖像)。該項目的主要參與人。
二、中國科學院上海技術(shù)物理研究所 博士（分系統(tǒng)負責人）
進行DSP和FPGA的系統(tǒng)開發(fā)和算法研究，負責某軍事系統(tǒng)的分系統(tǒng)設計。
《Xilinx FPGA嵌入式系統(tǒng)培訓班》課程大綱
1.環(huán)境要求
軟件：ISE8.2、EDK8.2
硬件：Xilinx XUP BOARD (Virtex II Pro)
2.授課老師：趙峰
另外配備兩名助教
3.課程特色
3.1.案例式培訓
該培訓是完全由工程項目案例驅(qū)動的培訓，從實際的工程項目提煉出熱點的案例：視頻媒體應用和音頻應用，從零開始，培訓完成，項目即完成；
3.2.強化項目管理
強調(diào)正規(guī)的項目管理流程，從SPEC定義開始，完成設計文檔，結(jié)項文檔等，突出進度控制、團隊協(xié)作；
3.3.體驗式學習
強調(diào)動手能力的培養(yǎng)，簡練理論內(nèi)容與豐富的實驗相結(jié)合，自主設計的項目案例作為主
線貫穿培訓完整過程；
3.4.小班開課，手把手教學
每班20名學員，配備兩名專門實驗助教，手把手式指導。
4.課程內(nèi)容：該課程共64課時
Lecture 1 FPGA簡介與入門實驗，共4課時
Lecture 2 ISE軟件環(huán)境與開發(fā)體驗，共4課時
Lecture 3 EDK軟件環(huán)境與開發(fā)體驗，共4課時
Lecture 4 FPGA硬件環(huán)境熟悉與開發(fā)體驗，共4課時
Lecture 5 VerilogHDL語言基礎與ISE系列實驗，共11課時
Lecture 6 C語言基礎與EDK系列實驗，共8課時
Lecture 7項目管理基礎，共3課時
Project 1 音頻采集與播放，共10課時
Project 2 Mp3播放，共16課時
[返回頁首]
|
